Контрольная Построение логической схемы по минимальной ДНФ
Предмет:Логика Тип работы:Контрольная Количество страниц:2
Задание:
По таблице истинности составить СДНФ. Построить логическую схему.
abcF
0000
0011
0101
0110
1001
1011
1100
1110
Решение:
Составим СДНФ …
Упростим полученное логическое выражение.
1 способ.
2 способ.
Найдем все простые конъюнкты функции F …
В результате получилась сокращенная ДНФ …
Применяя метод Квайна, видим, что сокращенная ДНФ является минимальной.
По данному выражению построим логическую схему.
Цена:70 руб.
Выдержка из подобной работы:
….
Построение арифметико-логического устройства для выполнения операции умножения целых чисел
…..равнения на равенство.
3.
Арифметические
операции чисел с плавающей точкой:
·
Алгебраическое
сложение.
·
Умножение.
·
Деление.
4.
Группа
специальных арифметических операций:
·
Сдвиговые
операции.
·
Арифметические
или логические.
При
арифметическом сдвиге знак числа размещаемый в первом бите поля не
подвергается сдвигу а при логическом сдвигается.
5.
Операции
индексной арифметики:
Выполняются
при формировании исполнительных адресов с учетом различного состава регистров.
АЛУ могут
реализовываться как последовательно так и параллельно.
·
В
последовательном АЛУ обработка операндов выполняются последовательно по
разрядам операнда. Очевидно что увеличение длинны операнда приводит к
увеличению точности обработки но требует дополнительных аппаратных затрат и
увеличивается время выполнения обработки.
·
В
параллельных АЛУ в каждый момент времени происходит обработка более одного
разряда операнда вплоть до обработки всех разрядов сразу. Они
высокопроизводительны и дороги.
По времени
выполнения операций АЛУ делятся на асинхронные и синхронные.
·
В
асинхронных АЛУ длительность выполнения операций зависит от содержания и длины
операнда.
·
В
синхронных АЛУ длительность выполнения операции определяется импульсами
синхронизируемого таймера и имеет функциональную длительность не
зависящую от операндов.
Операционные
компоненты АЛУ могут быть выполнены в виде совокупности функциональных блоков
либо в виде одного многофункционального блока который настраивается на
выполнение соответствующей операции по результатам декодирования хода операции.
Второй
вариант позволяет выполнить либо части одной операции либо несколько операций
параллельно тем самым увеличить производительность АЛУ.
В современных
микропроцессорах типа Pe разрядов
·
рабочий
регистр сумматора
·
параллельный
комбинационный разрядный регистр сумматор
·
Логическая
схема Пр формирующая признаки результатов выполнения операций.
Каждый
регистр оснащается схемами управления которые позволяют подключить входные
цепи к разрядам регистров для их установки либо выходные цепи для считывания
содержимого разрядов регистров . Информация из регистра 1
может передаваться в регистр А либо с использованием прямых кодов извлекаемых
из основных выходов триггеров в составе регистров либо с использованием
инверсных кодов извлекаемых из инверсных выходов соответствующих триггеров
Входные
операнды представляются позиционными входами:
где
X